ＶＳＳ

VHDL system simulator

ハードウェア記述言語(ＶＨＤＬ)システム シミュレータ. ディジタル回路シミュレーション用のソフトウェア名.
ＶＨＤＬ ｓｙｓｔｅｍ ｓｉｍｕｌａｔｏｒ; ｏｒ ＶＳ(ＶＨＤＬ ｓｉｍｕｌａｔｏｒ); ａ ｄｅｖｉｃｅ ｓｉｍｕｌａｔｉｏｎ ｓｏｆｔｗａｒｅ; ｓｕｐｐｏｒｔｓ ＶＨＤＬ ｓｔａｎｄａｒｄ ＩＥＥＥ 1076; ａ ｐｒｏｄｕｃｔ ｂｙ Ｓｙｎｏｐｓｙｓ; ｒｅｆ. ＶＨＤＬ(ＶＨＳＩＣｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ), ａｎ ＥＤＡ(ｅｌｅｃｔｒｏｎｉｃ

丸善 「略語大辞典」 JLogosID : 11852485