ＤＰＬＬ

digital phase locked loop

ディジタル位相同期ループ(回路). 位相誤差検出回路.
ｄｉｇｉｔａｌ ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ; ａ ｃｉｒｃｕｉｔ ｔｏ ｔｒａｃｋ ａｎｄ ｅｓｔｉｍａｔｅ ｔｈｅ ｐｈａｓｅ ｅｒｒｏｒ;
[Ｃ:Ｅ].

丸善 「略語大辞典」 JLogosID : 11872354